디지털 시스템 Altera Max+plus II 스탑워치 설계 발표
페이지 정보
작성일 19-10-21 13:14
본문
Download : 디지털 시스템 Altera Max+plus II 스탑워치 설계 발표자료(2).pptx
`
_SLIDE_4_
상세회로 구성 블록도
설 계 내 용
_SLIDE_5_
입 력
- CLK : 클럭입력 (100Hz)
- CLEAR : 클리어입력, 0이 되면
모든 출력이 0으로 리셋
- START_STOP : 시간증가 / 정지모드 입력
0일때 정지모드, 1일때 증가모드
설 계 내 용
_SLIDE_6_
출 력
- SEC_10_D : 초단위 10의자리 출력
- SEC_1_D : 초단위 1의자리 출력
- mSEC_10_D : 0.1초단위 출력
- mSEC_1_D : 0.01초단위 출력
설 계 내 용
_SLIDE_7_
상세 說明(설명)
① 초기 설정 : 초기에 표시되는 값은
00(초):00(.00초)
START_STOP이 1이면 증가모드로 전환
② 시간 증가모드
00:00 → 00:99 → 01:00 → 59:99
→ 00:00
③ CLR 버튼이 눌러지면 초기값인 00:00
으로 리셋
설 계 내 용
_SLIDE_8_
결 과
세 부
회로도
_SLIDE_9_
시뮬레이션
START_STOP이 1일때 시간증가모드,
0일때 정지모드 전환
결 과
_SLIDE_10_
시뮬레이션
CLR가 0이 되면 모든 출력값은 0으로 리셋
결 과
_SLID…(To be continued )
디지털,시스템,Altera,Max+plus,II,스탑워치,설계,발표자료,기타,레포트
디지털 시스템 Altera Max+plus II 스탑워치 설계 발표
다.
디지털 시스템 Altera Max+plus II 스탑워치 설계 발표
Download : 디지털 시스템 Altera Max+plus II 스탑워치 설계 발표자료(2).pptx( 81 )
디지털 시스템 Altera Max+plus II 스탑워치 설계 발표자료 , 디지털 시스템 Altera Max+plus II 스탑워치 설계 발표자료기타레포트 , 디지털 시스템 Altera Max+plus II 스탑워치 설계 발표자료
레포트/기타
설명
순서
_pptx_01.gif)
_pptx_02.gif)
_pptx_03.gif)
_pptx_04.gif)
_pptx_05.gif)
_pptx_06.gif)
_SLIDE_1_
디지털 논리설계
Term Project
Stop
Watch
_SLIDE_2_
목 차
개 요
설계내용
결과
시연
_SLIDE_3_
개 요
강의시간에 배운 이론(理論)을 바탕으로
실제 상품화 될 수 있는 하드웨어를
Altera Max+plus II program을
사용하여 설계한 팀 프로젝트
결과입니다.`
_SLIDE_4_
상세회로 구성 블록도
설 계 내 용
_SLIDE_5_
입 력
- CLK : 클럭입력 (100Hz)
- CLEAR : 클리어입력, 0이 되면
모든 출력이 0으로 리셋
- START_STOP : 시간증가 / 정지모드 입력
0일때 정지모드, 1일때 증가모드
설 계 내 용
_SLIDE_6_
출 력
- SEC_10_D : 초단위 10의자리 출력
- SEC_1_D ...
_SLIDE_1_
디지털 논리설계
Term Project
Stop
Watch
_SLIDE_2_
목 차
개 요
설계내용
결과
시연
_SLIDE_3_
개 요
강의시간에 배운 이론(理論)을 바탕으로
실제 상품화 될 수 있는 하드웨어를
Altera Max+plus II program을
사용하여 설계한 팀 프로젝트
결과입니다.